【IT168 技术文档】在过去相当长一段时间，处理器厂商都不遗余力地通过不断提高主频来提高处理器的性能。但是随着处理器的发展，单处理器核心内部晶体管的集成度已超过上亿个，主频提高带来的功耗及发热量呈几何倍数增长，传统处理器体系结构的瓶颈日益显现。于是，另一种全新的芯片构架诞生了，这就是多核处理器，即在单个芯片上集成多个个处理器内核。通过优化的核内部体系架构，多核处理器能在较低的主频下实现更加优越的性能。

　　对于嵌入式系统而言，多核技术较过去可以提供更高的处理器性能、更有效的电源利用率，并且占用更小的物理空间，因而具有许多单核处理器无法具备的优势。英特尔嵌入式和通信集团总经理Doug Davis就曾指出，在高端通信和医疗成像等计算密集型应用领域，嵌入式系统客户们已经纷纷要求英特尔公司提供具有更长生命周期的多核器件。多核已经成为世界半导体发展的必然趋势，更是嵌入式设计的未来趋向。

　　英特尔Core 2 duo架构

　　英特尔最新的基于Core 微架构的多核处理器即是片上多核处理器的典型代表。如图 1中 Core 2 duo的架构所示，两个内核集成在一个芯片上，共享4MB的二级缓存， 每个内核都有独立的CPU 状态，中断逻辑，执行单元和一级缓存。处理器的每个内核可以独立执行单独的线程。由于共享了二级缓存，对于大量数据共享的不同线程，可以大大减少线程间通讯开销，从而提高系统性能，这也是片上多核比多处理器性能优越的根本原因。

Intel Core 2 duo 架构

　　英特尔所有的x86平台(台式机、笔记本和服务器平台)处理器中的每个内核都统一采用先进的Core 微架构，如图 2 所示。每个内核由指令缓存/译码部件、重命名/地址分配部件、重排序缓冲区、调度器、微代码ROM、缓存部件等功能组成。每个内核都采用乱序执行，支持EM64T 与SSE4 指令集，具有14 级有效流水线，内建32KB一级指令缓存与32KB一级数据缓存，并且2 个核心的一级数据缓存之间可以传输数据;同时为每个一级缓存和二级缓存配置多个预取器。

　　这些预取器同时检测多个数据流和大跨度的存取类型，使得在一级缓存中及时准备待执行的数据。二级缓存的预读器可以分析内核的访问情况，确保二级缓存拥有潜在需要数据。Core具有4 组指令解码单元，支持微指令融合与宏指令融合技术，每个时钟周期最多可以解码5 条X86 指令，生成7 条微指令，并拥有改进的分支预测功能;拥有3 个调度端口，内建5 个执行单元，包括3 个64bit 的整数执行单元(ALU)、2 个128bit 的浮点执行单元(FPU)和3 个128bit的SSE 执行单元;采用新的内存相关性预测技术，支持增强的功能，支持硬件虚拟化技术和硬件防病毒功能。